{{{sourceTextContent.title}}}

Carde PCIEM-15-IO realzado con 30KLE FPGA y 2Mbytes SRAM.

{{{sourceTextContent.subTitle}}}

Roma, el junio de 2015, empresa de GEB entrega el tablero realzado PCIEM-15-IO de la entrada-salida de FPGA equipado de un microcontrolador local y a bordo la memoria, su apuntado para ser utilizado en usos encajados donde estén capaces el procesador de anfitrión y su canto del OS de manejar los acontecimientos de la entrada-salida en el tiempo requerido.

{{{sourceTextContent.description}}}

Su la solución ideal para los equipos en muchos campos del uso, tales como electromédico, automatización, sonar, radar del meteo, funcionamientos y análisis de la tarifa de errores, vídeo y jugadores y registradores de los datos.

Un tablero de la entrada-salida de Fpga, cuando está conectado con una placa madre encajada de la PC, agrega la alta entrada-salida programable de la anchura de banda con el acceso directo de memoria, capacidad hard-wired de DSP, microcontrolador local del suave-corazón con capacidad corta del tiempo de estado latente de la interrupción en un bajo costo.

Los bloques de FPGA DSP y la instrucción de encargo de NIOS hacen al usuario capaz a un proceso previo local fácil de los datos de la entrada-salida con algunas capacidades que biselen se alcancen en una CPU del anfitrión.

Los conductores del linux y de Windows dentro de los kits relacionados del desarrollo, hacen disponible un Application Program Interface (API) capaz, en lado del anfitrión, al read/write los registros de la entrada-salida, manejando las interrupciones de alto nivel (generadas por NIOS local), gerencia de SG-DMA en memoria virtual.

Usando las herramientas de Altera QSYS, algunos las estructuras pre-creadas suministradas dentro de los kits del desarrollo, la biblioteca libre y la CPU suave de la base de NIOS, usuarios del IP de Altera podrán construir un sistema completo de la aduana FPGA en pocas horas.

Usando las herramientas del eclipse, incluidas en la habitación de Quartus-II, el usuario puede compilar el programa de aplicación para manejar sus señales de la entrada-salida. Los usos de NIOS se podrían también cargar por host CPU, el hecho que los usos de NIOS pueden recibido en disco de la PC, permitiendo altas flexibilidad y reconfigurabilidad en el tiempo de pasada.

El micro-tablero bajo de la hija de la memoria de la cuenta de pernos SRAM ha sido compatible con todos los tableros de la familia de PCIe de la empresa de GEB; puede ser utilizado también con la tarjeta estándar y PCIe de PCIE en tarjeta del cable permitiendo el uso en muchos sistemas del factor de forma.

El PCIEM-15-IO recibe un ciclón IV GX EP4CGX30BF14C6N FPGA y dos conectadores de Altera de la entrada-salida. Primer (J2) se ha reservado al micro-tablero de la hija de SRAM, segundo (J1) ha hecho las hasta 24 entradas-salidas disponible y 2 relojes con PLL en los niveles de LVTTL, que se pueden atar con alambre al tablero del interfaz utilizador que usa los cables de Samtech FFSD.

La familia del tablero de PCIe de la empresa de GEB ha sido totalmente compatible con venir pronto la herramienta de FEWE (redactor de Web fácil de Fpga) que va a apoyar NIOS SOC y arquitectura del SOC del BRAZO.