{{{sourceTextContent.title}}}

Mini tablero de PCIE Enanched FPGA

{{{sourceTextContent.subTitle}}}

Roma, el 1 de septiembre de 2014, empresa de GEB entrega el tablero realzado PCIEM-15-IO de la entrada-salida apuntado para ser utilizado en usos encajados.

{{{sourceTextContent.description}}}

Cuando está conectado con una placa base encajada de la PC, agrega capacidad programable de la entrada-salida y de DSP de la anchura de banda de FPGA alta en un bajo costo,

haciéndola ideal para los equipos en muchos campos del uso, tales como electromedical, automatización, sonar, radar del meteo, funcionamientos y análisis de la tarifa de errores, vídeo y jugadores y registradores de los datos.

Los kits relacionados del desarrollo hacen disponible todos que usted necesite para desarrollar el diseño de Fpga debajo de Altera QSYS y el programa de uso usando conductores proporcionados del Microsoft Windows o de Linux.

El mini factor estándar de la forma de PCIe es ideal para muchas clases de usos, está presente en muchas placas base compactas de la PC tales como Intel Galileo y Advantech MIO-5250

El PCIEM-15-IO recibe un ciclón IV GX EP4CGX30BF14C6N FPGA de Altera y dos conectadores de la entrada-salida que ponen en evidencia 53 pernos obedientes de la entrada-salida FPGA de LVTTL y también 3 relojes señalan que se puedan utilizar para interconectar usos síncronos.

El FPGA tiene un interfaz de blanco expreso del PCI PCIe x1 GEN1, permitiendo que la PC tome la ventaja completa de los pernos de la entrada-salida de FPGA. Los pernos de la entrada-salida se pueden también controlar por un controlador dma del alto rendimiento, capaz de transferir hasta 250 MBYTEs/el Sec en que por completo duplex usado.

Usando las herramientas de Altera QSYS, algunas las estructuras pre-creadas proveídas dentro del kit del desarrollo y la biblioteca libre del IP de Altera, los usuarios podrán construir un sistema completo del costumbre FPGA en pocas horas. Los conductores dentro del RDK, apuntado en el OS de MS Windows y de Linux, hacen disponible un Application Program Interface (API) capaz al read/write los registros de la entrada-salida, manejando las interrupciones, gerencia de SGDMA en memoria virtual. Los programas de la versión parcial de programa y del ejemplo están también disponibles.